- 第 4 页 -
回复 #43 compusic 的帖子
不同人实现算法不同，因为每个人都有自己算法的专利，他只能往好方面说，由于我本身做这些东西所以略有了解。
HD终究还是用飞思卡尔的DSP。难道说飞思卡尔开发平台都不能解决的问题，已开digid就能解决，我觉得不现实吧。
我不知道HD是什么算法，但是我想应该很好吧，哈哈。双精度48bit耗费资源跟双精度48bit本身就是不一样，定点就比浮点耗费。
最后您说的HD使用的是DSP SLI技术，归根到底还是减了一半效能，我也可以通过FPGA把握的四只DSP进行每个1/4处理，很简单。
如果说提高精度还能不耗费DSP更多资源，这个才是我们算法工程师追求的挖··不过这个就是难了·哈哈
个人意见，仅供参考。我随便一说，您随便一听。
HD终究还是用飞思卡尔的DSP。难道说飞思卡尔开发平台都不能解决的问题，已开digid就能解决，我觉得不现实吧。
我不知道HD是什么算法，但是我想应该很好吧，哈哈。双精度48bit耗费资源跟双精度48bit本身就是不一样，定点就比浮点耗费。
最后您说的HD使用的是DSP SLI技术，归根到底还是减了一半效能，我也可以通过FPGA把握的四只DSP进行每个1/4处理，很简单。
如果说提高精度还能不耗费DSP更多资源，这个才是我们算法工程师追求的挖··不过这个就是难了·哈哈
个人意见，仅供参考。我随便一说，您随便一听。
回复 #44 Giant_Pandas 的帖子
您好，谢谢您的指点。
我对DIGI的白皮书没有兴趣，因为他不会告诉我更多，他是为音乐人服务的，而不是工程师。
我更多看飞思卡尔的DSP开发白皮书，因为归根结底，digid的工程师也要看那个··呵呵
然后就是不同公司根据不同的思路来开发自己的算法，不管最终产品如何，都是基于飞思卡尔的开发平台。
当然，我对飞思卡尔不怎么了解，因为我觉得飞思卡尔虽然便宜，但是他们的开发环境不友好，呵呵，而且效能低。
我更喜欢用FPGA直接写DSP，或者用ADi和Ti之产品。ADi的DSP可谓贵到底了··tnnd
广义上算法开发只要遵循AES等业内标准就好了，少有厂家开发标准的，麻烦。
我对DIGI的白皮书没有兴趣，因为他不会告诉我更多，他是为音乐人服务的，而不是工程师。
我更多看飞思卡尔的DSP开发白皮书，因为归根结底，digid的工程师也要看那个··呵呵
然后就是不同公司根据不同的思路来开发自己的算法，不管最终产品如何，都是基于飞思卡尔的开发平台。
当然，我对飞思卡尔不怎么了解，因为我觉得飞思卡尔虽然便宜，但是他们的开发环境不友好，呵呵，而且效能低。
我更喜欢用FPGA直接写DSP，或者用ADi和Ti之产品。ADi的DSP可谓贵到底了··tnnd
广义上算法开发只要遵循AES等业内标准就好了，少有厂家开发标准的，麻烦。
ANYWAY,很感谢参与讨论.
我发现，你对bus的基本概念没有理解。如果你使用过模拟调音台，并对模拟调音台的signal flow有详细了解的话，就不会出现这样的问题，因为pro tools的signal flow就是从模拟调音台来的。再来一个图，你看bus只是一条线，而不是像你画的一个开关。
你试想一下，如果两个track 1和2的声音是0db的sine wave，同phase的话，那么它们在master前总要集合在一个总线上，如果这个总线是master bus，这个bus就是像你以前认为的一样是个48bit的bus，同样的道理，如果这个总线是一个auxiliary bus，那么它也是48bit的，只不过和master output一样，最终都要变为24bit，信号在这个点上，要么直接出去，要么在回到summing bus中。
你试想一下，如果两个track 1和2的声音是0db的sine wave，同phase的话，那么它们在master前总要集合在一个总线上，如果这个总线是master bus，这个bus就是像你以前认为的一样是个48bit的bus，同样的道理，如果这个总线是一个auxiliary bus，那么它也是48bit的，只不过和master output一样，最终都要变为24bit，信号在这个点上，要么直接出去，要么在回到summing bus中。